• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Eine konfigurierbare Gate-Array-Zelle umfasst zumindest zwei Dotierungszonen eines unterschiedlichen Leitungstyps und einen Poly-Gate-Anschluss (PGA1; PGA2; PGA3). In einer Draufsichtdarstellung auf die Gate-Array-Zelle erstreckt sich der Poly-Gate-Anschluss (PGA1; PGA2; PGA3) mit mindestens einem Abschnitt (PGA1_ZT, PGA1_DT; PGA2_ZT; PGA2_DT) zumindest teilweise in horizontaler Richtung weiter als die Dotierungszonen, wodurch eine verbesserte Kontaktierung mit den benachbarten Zellen ermöglicht wird. Die Gate-Array-Zelle kann zusätzlich derart ausgebildet sein, dass sie Stützkapazitäten (SK1 bis SK5) aufweist.
    公开号:DE102004007398A1
    申请号:DE200410007398
    申请日:2004-02-16
    公开日:2005-09-08
    发明作者:Elisabeth Hartwig
    申请人:Infineon Technologies AG；
    IPC主号:H01L23-525
    专利说明:
    [0001] DieErfindung betrifft eine konfigurierbare Gate-Array-Zelle nach demOberbegriff des Anspruchs 1. Insbesondere bezieht sich die Erfindung aufeine konfigurierbare Gate-Array-Zelle, welche einen erweitertenPoly-Gate-Anschluss aufweist.
    [0002] AufHalbleiterschaltungen oder integrierten Schaltkreisen (ICs), welchein vielen elektronischen Geräteneingebaut sind, sind eine Vielzahl von aktiven und passiven elektronischenBauelementen angeordnet, welche nach einem mehr oder weniger komplexenSchaltungsaufbau elektrisch miteinander verbunden sind. Die Bauelementesind in einem Halbleitersubstrat ausgebildet und der integrierte Schaltkreisim allgemeinen in einem Gehäuseangeordnet, welches mit Anschlusspins nach außen ausgestattet ist, um eineelektrische Verbindung zu anderen externen elektrischen Schaltkreisenherstellen zu können.
    [0003] Mitder ansteigenden Komplexitäteines integrierten Schaltkreises steigen auch die Anforderungenan die elektronischen Bauteile im Hinblick auf eine Verkleinerungsowie einer steigenden Funktionskomplexität und einem schnelleren Verarbeiten vonInformationen stetig an. Es wird daher immer schwieriger, einenkomplexen integrierten Schaltkreis zu entwerfen, welcher unter anderemmehrere Millionen Transistoren umfasst, welche allesamt mit einersehr hohen Taktfrequenz getaktet werden. In einem ersten Schrittwird ein logischer und funktioneller Entwurf eines derartigen integriertenSchaltkreises durchgeführt,worauf als weiterer Schritt das Entwerfen eines logischen Netzwerksmit logischen Gate-Zellen erfolgt, um den logisch entworfenen Schaltkreisdarin zu implementieren. Eine logische Gate-Zelle ist dabei meisteine relativ kleine Einheit aus mehreren Transistoren und anderenBauelementen, die zusammengefasst sind, um eine bestimmte logischeOperation durchführenzu können.Das aus den logischen Gate-Zellen aufgebaute resultierende Netzwerkwird durch eine Netzliste beschrieben, in der die entsprechendenlogischen Gate-Zellen und ihre elektrischen Verbindungen zueinanderohne ein konkretes physikalisches Schaltungs-Layout des integriertenSchaltkreises angegeben sind.
    [0004] Umein physikalisches Schaltungs-Layout aus der generierten Netzlistezu erstellen, werden sogenannte Place & Route-Software-Tools verwendet. Typische Place & Route-Software-Tools platzieren zunächst allelogischen Zellen in einen Bereich im Zentrum der integrierten Schaltung.Durch nachfolgende Verschiebungen der einzelnen Zellen wird mittelsder Software eine bestmöglicheLageplatzierung aller Zellen durchgeführt, wobei zwischen den logischenZellen sogenannte Füllzellenund Bypass-Kapazitätenzwischen Massepotenzial und Versorgungsspannungspotenzial angeordnetwerden, um die Leistungsfähigkeitund Zuverlässigkeitder integrierten Schaltung verbessern zu können. Im Anschluss daran werdendie entsprechenden aus der Netzliste gegebenen Verdrahtungen ineiner oder mehreren Ebenen ausgebildet, um die elektrischen Verbindungenzwischen den logischen Zellen herzustellen.
    [0005] Wiebereits erwähnt,entstehen bei dem automatischen Platzieren der Zellen entsprechendder Netzliste mittels Place & Route-Toolsgelegentlich Lückenzwischen den einzelnen logischen Zellen. In diese Lücken können sogenannteDummy-Logikblöcke angeordnetwerden. Ein Nachteil von derartigen Dummy-Logikblöcken, die über einMetall-Redesign in eine vorhandene Logik eingefügt werden, liegt auch darin,dass diese Blöckeseparat – unabhängig zurLogik – erstelltund platziert werden müssenund zusätzlichenPlatz benötigen,ohne eine Funktion zu haben. Des Weiteren ist es nachteilig, dassnur ein bestimmter Zellenvorrat möglich ist und relativ lange Verdrahtungswegeentstehen können.
    [0006] Dieseentstehenden Lückenkönnenauch mit konfigurierbaren Gate-Array-Zellen aufgefüllt werden,welche durch ein Metall-Redesignfrei konfigurierbar sind und dadurch die Möglichkeit bieten, einen ECO-Fix(Engineering Change Order = Redesign wegen fehlerhafter logischerFunktion) mit relativ geringem Aufwand durchzuführen. Mit einem derartigenECO-Fix kann die logische Funktion der Gate-Array-Zelle neu programmiertund in das vorhandene Design beziehungsweise in den vorhandenenEntwurf integriert werden.
    [0007] EinNachteil der bekannten konfigurierbaren Gate-Array-Zellen liegtjedoch darin, dass die Anschlussmöglichkeiten der Poly-Gates eine erhebliche Einschränkung darstellen.Im Allgemeinen sind diese Poly-Gate-Anschlüsse zwischen den Dotierungsgebietenbeim Übergangvon der p-leitenden zur n-leitenden Dotierungszone angebracht. Umeinen Dotierungsanschluss mit dem Poly-Gate der Nachbarzelle zuverbinden, muss dies quer zur Vorzugsebene der Verdrahtung geschehen,wodurch quasi die sogenannten Tracks (Verdrahtungsbahnen) geschnitten werdenund die Breite des Verdrahtungskanals reduziert wird.
    [0008] Ausder Patentschrift US 5,923,060 isteine konfigurierbare Gate-Array-Zelle bekannt, welche einen odermehrere Transistoren umfasst, wobei die Dotierungszonen der Transistoreneinen zusätzlichenzungenförmigenBereich aufweisen, welcher sich in einer Draufsichtdarstellung invertikaler Richtung überdie Enden der Gate-Bereiche hinaus erstreckt, um eine elektrischeKontaktierung mit Versorgungsleitungen zu ermöglichen. Die Gate-Bereichekönnensich in einer Vorzugsrichtung mit einem ersten Teil über dieDotierungszonen eines Transistors erstrecken, wobei ein Gate-Anschlusseinen zweiten Teil umfasst, welcher sich senkrecht zur Vorzugsrichtungdes ersten Teils erstreckt und nasenförmig an den ersten Teil anschließt. Derzweite Teil ist derart ausgebildet, dass er sich in einer Draufsichtdarstellungauf die Gate-Array-Zelle in horizontaler Richtung maximal bis zuden Grenzen der Dotierungszonen erstreckt. Ein wesentlicher Nachteildieser Ga te-Array-Zelle ist darin zu sehen, dass die Poly-Gate-Anschlüsse nureine relativ ungenügende Anschlussmöglichkeitzu benachbarten Gate-Array-Zellen ermöglichen. Die Poly-Gate-Anschlüsse erstreckensich insbesondere in horizontaler Richtung maximal bis zu den Ausmaßen derDotierungszonen, wodurch die Kontaktierung mit anderen Gate-Array-Zellenrelativ aufwändigund unzureichend durchgeführtwerden kann.
    [0009] Daherist es Aufgabe der Erfindung, eine konfigurierbare Gate-Array-Zellezu schaffen, welche eine verbesserte elektrische Anschlussmöglichkeit zubenachbarten Gate-Array-Zellen gewährleistet. Insbesondere solldabei ein Poly-Gate-Anschlussgeschaffen werden, welcher eine verbesserte elektrische Kontaktierungzu benachbarten Gate-Array-Zellen ermöglicht.
    [0010] DieseAufgabe wird durch eine konfigurierbare Gate-Array-Zelle, welche diekennzeichnenden Merkmale des Patentanspruchs 1 aufweist, gelöst.
    [0011] Eineerfindungsgemäße konfigurierbare Gate-Array-Zelleumfasst eine in einem Halbleitersubstrat ausgebildete Dotierungszoneeines ersten Leitungstyps und eine Dotierungszone eines zweiten Leitungstyps,welche entlang einer Vorzugsrichtung angeordnet sind. Des Weiterenumfasst die konfigurierbare Gate-Array-Zelle zumindest einen Poly-Gate-Anschluss,welcher sich in einer zu dem Halbleitersubstrat parallelen Ebeneerstreckt. Ein wesentlicher Gedanke der Erfindung ist es, dass derPoly-Gate-Anschluss mehrere zusammenhängende Abschnitte aufweist,wobei ein erster Abschnitt sich entlang der Vorzugsrichtung über denDotierungszonen erstreckt. Ein zweiter Abschnitt erstreckt sich ebenfallsin Vorzugsrichtung und seitlich versetzt von den Dotierungszonenund ein dritter Abschnitt ist derart ausgebildet, dass er den erstenund den zweiten Abschnitt miteinander verbindet. In einer Draufsicht aufdie Gate-Array-Zelle verläuftder zweite Abschnitt also neben den Dotierungszonen und vorzugsweise parallelzu ihren Seitenrändern.
    [0012] Dadurchkann ein Poly-Gate-Anschluss bereitgestellt werden, welcher einewesentlich verbesserte Kontaktierung mit benachbarten Gate-Array-Zellen,insbesondere mit den Poly-Gate-Anschlüssen dieserGate-Array-Zellen, ermöglicht. Durchdie vielfältigenAnschlussmöglichkeiten,welche durch die seitliche Erweiterung des Poly-Gate-Anschlusses über dieAusmaßeder Dotierungszonen hinweg ermöglichtwerden, könnenkomplexe und verdrahtungsintensive Logikfunktionen auf kleinstemRaum realisiert werden. Darüberhinaus kann die Gate-Array-Zelle mit dem erweiterten Poly-Gate-Anschlussrelativ platzsparend hergestellt werden.
    [0013] Insbesonderesind der erste und der zweite Abschnitt zumindest teilweise in Teilabschnittenihrer jeweiligen gesamten Ausbildung parallel zueinander angeordnet.Der aus mehreren Abschnitten bestehende Poly-Gate-Anschluss kannin flexibler Weise gestaltet werden und es kann somit ein in vielfacher Weiseund den entsprechenden Gegebenheiten und Erfordernissen angepassterPoly-Gate-Anschluss und dadurch auch eine flexibel und relativ einfach kontaktierbareGate-Array-Zelle erzeugt werden.
    [0014] Esist somit vorgesehen, dass sich der zweite Abschnitt seitlich nebenden Dotierungszonen erstreckt. Dies erleichtert die elektrischeKontaktierung mit anderen Gate-Array-Zellen der integrierten Schaltungerheblich. Ein weiterer Vorteil ist darin zu sehen, dass eine direkteVerdrahtung innerhalb der Grundzelle ermöglicht wird und dabei die bestmögliche Leistungs-und Einsatzfähigkeitder Zelle bestehen bleibt, da die Transistorweiten nahezu unbeeinträchtigt erhaltenbleiben.
    [0015] Einevorteilhafte Ausführungkennzeichnet sich dadurch, dass der Poly-Gate-Anschluss H-förmig ausgebildetist.
    [0016] Einebevorzugte Ausführungsformbesteht darin, dass der dritte Abschnitt als Verbindungsstück sichim wesentlichen quer zur Vorzugsrichtung des ersten und des zweitenAbschnitts, insbesondere senkrecht, erstreckt. Dadurch kann einerelativ kurze und aufwandsarme Gesamtgestaltung des Poly-Gate-Anschlusses einerGate-Array-Zelle erzielt werden. Des Weiteren ist dadurch eine relativeinfache und flexibel platzierbare Verbindung zwischen dem erstenund zweiten Abschnitt des Poly-Gate-Anschlusses gewährleistet.
    [0017] Üblicherweiseist zwischen den in Vorzugsrichtung nebeneinander angeordneten Dotierungszonenein Abstand vorgesehen. Es kann dann vorgesehen sein, dass der dritteAbschnitt in einer Draufsicht auf die Gate-Array-Zelle zwischenden Dotierungszonen ausgebildet ist.
    [0018] Vorteilhaftist es, wenn der erste Abschnitt des Poly-Gate-Anschlusses in Vorzugsrichtung länger alsder zweite Abschnitt des Poly-Gate-Anschlusses ausgebildet ist.Die elektrische Kontaktierung kann dadurch noch effektiver im Hinblickauf die Platzierung der Verdrahtungen und weiterer erforderlicherVersorgungsleitungen des integrierten Schaltkreises durchgeführt werden.
    [0019] Eskann vorgesehen sein, dass eine Mehrzahl von Verdrahtungsbahnenim wesentlichen quer zur Vorzugsrichtung des ersten und des zweitenAbschnitts des Poly-Gate-Anschlusses ausgebildet sind. Der ersteAbschnitt des Poly-Gate-Anschlusses kann derart ausgebildet sein,dass er sich überalle Verdrahtungsbahnen erstreckt. Der zweite Abschnitt des Poly-Gate-Anschlusses kannderart ausgebildet sein, dass er sich über eine Anzahl der Verdrahtungsbahnenerstreckt, die kleiner als die Gesamtzahl der Verdrahtungsbahnenist. Eine optimierte Verdrahtung im Hinblick auf den benötigten Platzbedarfund eine möglichsteinfache elektrische Kontaktierung kann dadurch erzielt werden.Der neben den Dotierungszonen ausgebildete zweite Abschnitt kanndadurch fürdie jeweils gegebenen schaltungstechnischen Anforderungen mit optimalangepasster Längeausgebildet und verwendet werden.
    [0020] Umeine einfache Fertigung realisieren zu können, können die Verdrahtungsbahnenin einer anderen Ebene des integrierten Schaltkreises als die Abschnittedes Poly-Gate-Anschlusses ausgebildet sein.
    [0021] Ineiner weiteren vorteilhaften Ausgestaltung kann vorgesehen sein,dass die Gate-Array-Zelle im Grundzustand als Füll-Zelle mit einer Stützkapazität als Pufferkapazität zur Stabilisierungvon elektrischen Spannungen ausgebildet ist. Die Gate-Array-Zelleist dadurch in ihrer Funktionalität nochmals erweitert, da siebeim Schaltungsentwurf abhängig vonder momentanen Situation in vielfältiger Weise eingesetzt undverwendet werden kann, so dass ein nutzloser Einbau in die integrierteSchaltung nur relativ selten auftritt. Dies ermöglicht einen Layoutentwurfund eine Fertigung mit relativ wenig redundanten Bauelementen, wodurchwiederum erheblicher Flächenbedarfund Kosten eingespart werden können.
    [0022] Eskann vorgesehen sein, dass die Stützkapazität derart ausgebildet ist, dasseine erste Dotierungszone eines ersten Leitungstyps der Gate-Array-Zellemit einem ersten Spannungspotenzial elektrisch kontaktiert ist,wobei ein Wannenbereich, welcher von einem zweiten Leitungstypsist und in den die erste Dotierungszone eingebettet ist, mit einem zweitenSpannungspotenzial kontaktiert ist. Die Stützkapazität kann derart ausgebildet sein,dass eine erste Dotierungszone eines ersten Leitungstyps, insbesondereeine p-leitende Dotierungszone, mit Massepotenzial, und ein Wannenbereicheines zweiten Leitungstyps, insbesondere ein n-Wannenbereich, mitVersorgungsspannungspotenzial elektrisch verbunden ist.
    [0023] DieStützkapazität kann aberauch derart ausgebildet sein, dass eine zweite Dotierungszone eineszweiten Leitungstyps der Gate-Array-Zelle mit einem zweiten Spannungspotenzialund das Substrat mit einem ersten Spannungspotenzial elektrischverbunden sind. Es kann dabei vorgesehen sein, dass die Stützkapazität derartausgebildet ist, dass die zweite Dotierungszone des zweiten Leitungstyps, insbesondereeine n-leitendeDotierungszone, mit Versorgungsspannungspotenzial, und das Substrat mitMassepotenzial elektrisch verbunden ist.
    [0024] DieStützkapazität kann derartausgebildet sein, dass die Gate-Anschlüsse der Gate-Array-Zelle miteinem zweiten Spannungspotenzial, insbesondere Versorgungsspannungspotenzial,und zumindest eine der Dotierungszonen der Gate-Array-Zelle mit einemersten Spannungspotenzial, insbesondere Massepotenzial, elektrischverbunden sind. Möglich istes, dass die Stützkapazität in ihrerGröße derart ausgebildetist, dass sie innerhalb der Umrissausmaße der Gate-Array-Zelle ineiner Draufsichtdarstellung angeordnet ist.
    [0025] MehrereAusführungsbeispieleder Erfindung werden nachfolgend anhand schematischer Zeichnungennäher erläutert. Eszeigen:
    [0026] 1 eineDraufsichtdarstellung eines ersten Ausführungsbeispiels einer erfindungsgemäßen konfigurierbarenGate-Array-Zelle;
    [0027] 2 eineDraufsichtdarstellung eines zweiten Ausführungsbeispiels einer erfindungsgemäßen konfigurierbarenGate-Array-Zelle;
    [0028] 3 eineDraufsichtdarstellung eines dritten Ausführungsbeispiels einer erfindungsgemäßen konfigurierbarenGate-Array-Zelle; und
    [0029] 4a bis 4e mehrereDraufsichtdarstellungen von erfindungsgemäßen Gate-Array-Zellen als Füllzellenmit Stützkapazitäten im Grundzustand.
    [0030] Inden Figuren sind gleiche oder funktionsgleiche Elemente mit denselben Bezugszeichen versehen.
    [0031] In 1 isteine erfindungsgemäße konfigurierbareGate-Array-Zellein einer schematischen Draufsichtdarstellung gezeigt, in welcherdie fürdas Verständnisder Erfindung wesentlichen Elemente eingezeichnet sind. Die Gate-Array-Zelleumfasst eine in einem Substrat ausgebildete p-leitende Dotierungszoneund eine n-leitende Dotierungszone. Über den beiden Dotierungszonenerstreckt sich ein erster und ein zweiter Poly-Gate-Anschluss PGA1beziehungsweise PGA2, so dass eine frei programmierbare Gate-Array-Zellemit vier Gates ausgebildet ist. Beide Poly-Gate-Anschlüsse PGA1und PGA2 weisen im Ausführungsbeispieleine H-förmigeStruktur auf. Der erste Poly-Gate-Anschluss PGA1 umfasst im Ausführungsbeispieleinen ersten Abschnitt PGA1_ET, welcher sich in Längsrichtung über die beidenDotierungszonen erstreckt. Des Weiteren umfasst der Poly-Gate-AnschlussPGA1 einen zweiten Abschnitt PGA1_ZT, welcher sich vollständig neben denbeiden Dotierungszonen erstreckt. Der zweite Abschnitt PGA1_ZT istparallel zum ersten Abschnitt PGA1_ET ausgebildet und erstrecktsich parallel und beabstandet auf der linken Seite sowohl teilweise entlangder p-Dotierungszone als auch entlang der n-Dotierungszone. Derzweite Abschnitt PGA1_ZT des ersten Poly-Gate-Anschlusses PGA1 istim Ausführungsbeispielgemäß 1 inLängsrichtungkürzerausgebildet als der erste Abschnitt PGA1_ET, weist jedoch eine größere Breiteb2 als die Breite b1 des erste Abschnitts PGA1_ET auf. Der ersteAbschnitt PGA1_ET und der zweite Abschnitt PGA1_ZT sind mit einemdritten Abschnitt PGA1_DT miteinander verbunden, wobei der dritteAbschnitt PGA1_DT im wesentlichen senkrecht zu den beiden AbschnittenPGA1_ET und PGA1_ZT ausgebildet ist. Des Weiteren erstreckt sichder dritte Abschnitt PGA1_DT im Ausführungsbeispiel zwischen denbeiden Dotierungszonen und weist eine größere Breite b3 als die Breitenb1 und b2 des ersten PGA1_ET und des zweiten Abschnitts PGA2_ZTauf.
    [0032] DesWeiteren umfasst der erste Poly-Gate-Anschluss PGA1 einen weiterenAbschnitt, welcher sich zwischen den beiden Dotierungszonen mitder selben Breite b3 wie der dritte Abschnitt PGA1_DT in Querrichtungzum zweiten Poly-Gate-Anschlusses PGA2 hin erstreckt. Dieser weitereAbschnitt stellt quasi eine Fortführung des dritten AbschnittsPGA1_DT auf der gegenüberliegenden Seitedes ersten Abschnitts PGA1_ET dar. Wie in 1 zu erkennenist, ist der zweite Poly-Gate-Anschluss PGA2 symmetrisch zum erstenPoly-Gate-Anschluss PGA1 aufgebaut. Der zweite Poly-Gate-Anschlussumfasst analog einen ersten Abschnitt PGA2_ET, einen zweiten AbschnittPGA2_ZT und einen dritten Abschnitt PGA2_DT, sowie einen in Richtungzum ersten Poly-Gate-Anschluss PGA1 hin erstreckten weiteren Abschnitt,der auch hier eine horizontale Fortführung des dritten Abschnitts PGA2_DTauf der gegenüberliegendenSeite des ersten Abschnitts PGA2_ET darstellt. Bei beiden Poly-Gate-Anschlüssen PGA1beziehungsweise PGA2 ist die geometrische Gestaltung derart, dassihre H-förmigenAusbildungen einen äußeren vertikalen Schenkelin Form der jeweils zweiten Abschnitte PGA1_ZT beziehungsweise PGA2_ZTaufweisen, welche kürzersind als die entsprechenden ersten Abschnitte PGA1_ET beziehungsweisePGA2_ET. Die Darstellung gemäß 1 istbeispielhaft und sowohl die Dotierungszonen als auch die Poly-Gate-Anschlüsse, insbesonderedie jeweiligen Abschnittsbereiche können in vielfältiger Formausgebildet sein. So kann sich beispielsweise der zweite AbschnittPGA1_ZT lediglich parallel zum p-Dotierungsbereich erstrecken undkeine parallele Komponente zum n-Dotierungsbereich aufweisen. Vorgesehen seinkann auch der umgekehrte Fall, bei dem sich der zweite Abschnitteines Poly-Gate-Anschlusses lediglich parallel zum n-Dotierungsbereicherstreckt. Weitere Ausführungsformenkönnensich dadurch ergeben, dass die dritten Abschnitte eines Poly-Gate-Anschlussesnicht zwischen den Dotierungszonen sondern über oder zumindest teilweise über eineroder beiden Dotierungszonen ausgebildet sind. Dies zeigt, dass diePoly-Gate-Anschlüsse PGA1und PGA2 in vielfältigerWeise an die jeweiligen Erfordernisse angepasst und flexibel gestaltet werdenkönnenund als erfindungsgemäßes Erfordernisdie größere horizontaleAusdehnung des Poly-Gate-Anschlusses gegenüber einer oder beiden Dotierungszonenauszuführenist.
    [0033] In 2 istein weiteres Ausführungsbeispiel gezeigt,bei dem die Dotierungszonen nicht dargestellt sind. Die beiden Poly-Gate-Anschlüsse PGA1 undPGA2 mit ihren nasenförmigennach außengeführtenPoly-Anschlussbereichen PGA1_ZT, PGA1_DT und PGA2_ZT, PGA2_DT entsprechen derDarstellung gemäß 1.Des Weiteren ist in 2 die erste Verdrahtungsebenedes integrierten Schaltungskreises in Layout-Darstellung schematischgezeigt. Die Verdrahtungsebene umfasst im Ausführungsbeispiel sieben Verdrahtungsbahnen VB1bis VB7, welche fürdie Logikverdrahtung mit anderen Zellen des integrierten Schaltkreisesvorgesehen sind. Diese Verdrahtungsbahnen VB1 bis VB7 sind im wesentlichensenkrecht zu den ersten Abschnitten PGA1_ET und PGA2_ET der Poly-Gate-Anschlüsse PGA1und PGA2 sowie zu den zweiten Abschnitten der Poly-Gate-Anschlüsse beziehungsweisezu den Poly-Anschluss-Nasen PGA1_ZT und PGA2_ZT ausgebildet. Eskönnenjedoch auch mehr oder weniger Verdrahtungsbahnen für die Logikverdrahtungvorgesehen sein. Des Weiteren ist benachbart und parallel zu derVerdrahtungsbahn VB1 eine weitere Metallbahn V1 für die Kontaktierungder Zelle mit einem ersten Spannungspotenzial angeordnet. Benachbartund parallel zu der Verdrahtungsbahn VB7 ist eine weitere MetallbahnV2 fürdie Kontaktierung der Zelle mit einem zweiten Spannungspotenzialausgebildet.
    [0034] Wiein 2 gezeigt ist, sind die Poly-Gate-Anschlüsse PGA1und PGA2 beziehungsweise die Abschnittsbereiche PGA1_ZT und PGA2_ZTderart ausgebildet, dass sie sich in senkrechter Richtung zu und über denVerdrahtungsbahnen VB2 bis VB6 erstrecken. Durch diese verlängertenPoly-Anschluss-Nasen PGA1_ZT und PGA2_ZT kann eine direkte Verdrahtunginnerhalb der Grundzelle mit den Verdrahtungsbahnen VB2 bis VB6 durchgeführt werden.Dabei bleibt die volle Performance der Zelle erhalten, da auch dieTransistorweiten der Transistoren der Gate-Array-Zelle erhalten bleiben.
    [0035] In 3 istein weiteres Ausführungsbeispiel gezeigt,bei dem eine möglicheVerdrahtung einer ersten Gate-Array-Zelle mit einer rechts davonteilweise dargestellten zweiten Gate-Array-Zelle gezeigt ist. Die Poly-Gate-Anschlüsse PGA1und PGA2 der ersten Gate-Array-Zelle sind entsprechend des dargestelltenPoly-Gate-Anschlusses PGA3 der zweiten Gate-Array-Zelle aufgebaut.Wie die beispielhaft dargestellte Kontaktierung zeigt, ist der zweiteAbschnitt PGA3_ZT des Poly-Gate-AnschlussesPGA3 mit der zweiten Verdrahtungsbahn VB2 über den Kontakt K elektrischverbunden. Des Weiteren sind die Verdrahtungsbahnen VB1 und VB3mit der p-Dotierungszone der ersten Gate-Array-Zelle über dieKontakte K kontaktiert, wobei die Verdrahtungsbahn VB3 zusätzlich eineKontaktierung mit der n-Dotierungszone der ersten Gate-Array-Zelleaufweist. Die Verdrahtungsbahnen VB4 und VB6 sind mit dem zweitenAbschnitt beziehungsweise mit dem Poly-Anschlussnasenbereich PGA1_ZTdes ersten Poly-Gate-Anschlusses PGA1 elektrisch verbunden. Derzweite Poly-Gate-Anschluss PGA2 ist in seinem dritten AbschnittPGA2_DT überzwei Kontakte K mit der Verdrahtungsbahn VB5 kontaktiert, wobeieiner der beiden Kontakte K teilweise mit dem ersten Abschnitt PGA2ET und teilweise mit dem dritten Abschnitt PGA2_DT elektrisch verbundenist. Die n-Dotierungszone der ersten Gate-Array-Zelle ist mit der VerdrahtungsbahnVB7 kontaktiert und die Verdrahtungsbahn VB8 ist wiederum sowohlmit der p- als auch mit der n-Dotierungszoneder ersten Gate-Array-Zelle elektrisch kontaktiert.
    [0036] DievielfältigenAnschlussmöglichkeitenermöglicheneine Realisierung von komplexen und verdrahtungsintensiven Logikfunktionenauf engstem Raum. Doppelkontakte bei mehrfach parallel geschaltetenGattern werden möglichund verbessern die Fertigungsausbeute. Die Grundzelle, wie sie beispielsweisein 1 gezeigt ist, wird in Bezug auf einen Entwurf,welcher auf eine optimale Fertigungsausbeute gerichtet ist, aufgrundder horizontal erweiterten Poly-Gate-Anschlüsse mit Poly-Anschlussnasen(PGA1_ZT, PGA1_DT; PGA2_ZT, PGA2_DT) nur unwesentlich vergrößert.
    [0037] Inden 4a bis 4e sindverschiedene Draufsichtdarstellungen gezeigt, die eine Grundzelle einerGate-Array-Zelle zeigen und beispielhafte unterschiedliche Stützkapazitäten aufweisen.Die Gate-Array-Zellen sind in ihrem Grundzustand dargestellt. MitGrundzustand ist hier der Zustand der Zelle gemeint, den sie aufweist,wenn sie unverdrahtet vorliegt und so in eine beim Layoutentwurfdurch ein Place & Route-Toolerzeugte Lückeplatziert werden kann. Welche Funktion sie im weiteren in diesem Layoutentwurfeinnimmt- beispielsweise eine unverdrahtete Füllzelle mit Stützkapazität zur Pufferung derVersorgungsspannung oder eine logische Funktionszuweisung in derSchaltung durch eine Verdrahtung – ist zunächst offen.
    [0038] Gemäß 4a weistdie konfigurierbare Gate-Array-Zelle eine p-Dotierungszone auf,welche in einem n-Wannenbereich eingebettet ist. Des Weiteren isteine n-Dotierungszone sowie ein Massepotenzial- VSS und Versorgungsspannungspotenzial-Anschluss VDD dargestellt.In der 4a sind des Weiteren Substratkontakteund n-Wannenkontakte ausgebildet. In 4a sinddie symmetrisch zueinander angeordneten Poly-Gate-Anschlüsse PGA1 undPGA2 der Übersichtlichkeitdienend lediglich mit ihren parallel zueinander angeordneten erstenAbschnitten PGA1_ET und PGA2_ET gezeigt. Die dritten AbschnittePGA1_DT und PGA2_DT sind nur angedeutet und erstrecken sich nurunwesentlich in horizontaler Richtung, wohingegen die zweiten AbschnittePGA1_ZT und PGA2_ZT nicht eingezeichnet sind. Das Ausführungsbeispielin 4a umfasst eine Stützkapazität SK1, die derart ausgebildetist, dass eine Kontaktierung der p-Dotierungszone mit dem MassepotenzialVSS und des n-Wannenbereichs mit Versorgungsspannungspotenzial VDD ausgebildetist.
    [0039] Inallen weiteren 4b bis 4e sinddie Gate-Array-Zellenanalog zu 4a aufgebaut und unterscheidensich lediglich in den Ausführungenihrer Stützkapazitäten. DieStützkapazität SK2 in 4b istderart ausgebildet, dass die n-Dotierungszone mit VersorgungsspannungspotenzialVDD und das Substrat mit Massepotenzial VSS elektrisch verbundenist. In dem Ausführungsbeispielgemäß 4c istdie Stützkapazität aus denStützkapazitäten SK1und SK2 aus den 4a und 4b aufgebaut.Das Ausführungsbeispielgemäß 4d zeigt eineStützkapazität SK3, durchwelche die Poly-Gate-Anschlüsse PGA1und PGA2 mit Versorgungsspannungspotenzial VDD und die n-Dotierungszonemit Massepotenzial VSS kontaktiert sind. In 4e istein weiteres Beispiel einer Stützkapazität gezeigt,welche sich aus den Teilen SK4 und SK5 zusammensetzt. Durch dieseStützkapazität sind die Poly-Gate-Anschlüsse PGA1und PGA2 an Versorgungsspannungspotenzial VDD und die p- und die n-Dotierungszonenan Massepotenzial VSS geführt. Diedargestellten Layouts der Stützkapazitäten sind beispielhaftund könnenabhängigvon der Größe der Dotierungsflächen undder Anzahl der Gates unterschiedlich ausgebildet werden.
    [0040] Diein den 1 bis 3 gezeigte Ausführung derPoly-Gate-Anschlüsse istbeispielhaft. Die Gestaltung des Poly-Gate-Anschlusses kann in vielfältiger Weiseausgeführtsein und an die jeweiligen Erfordernisses, wie beispielsweise verschiedenegeometrische Ausgestaltungen der Dotierungsbereiche oder der Anordnungder Gate-Array-Zellen zueinander in einem Schaltungs-Layout. Vonuntergeordneter Bedeutung fürdie Erfindung ist es, wieviele Abschnitte die Poly-Gate-Anschlüsse aufweisenund welches geometrische Gebilde diese in ihrem Zusammenhang darstellen.Wesentlich fürdie Erfindung ist es jedoch, dass zumindest ein Abschnittbereichdes Poly-Gate-Anschlusses über diehorizontalen Ausmaßeeines oder beider Dotierungszonen hinausragt – betrachtet von einer Draufsichtdarstellung derGate-Array-Zelle -, um so eine wesentlich verbesserte Kontaktierungzu Verdrahtungsbahnen und benach barten Gate-Array-Zellen, insbesonderezu deren Poly-Gate-Anschlüssen, zuermöglichen.Dies ermöglichtzum einen ein aufwandsärmeresLayoutdesign. Zum anderen könnendurch die vielfältigenAnschlussmöglichkeiten,welche durch die erfindungsgemäße Erweiterungdes Poly-Gate-Anschlusses überdie Ausmaßeder Dotierungszonen hinweg ermöglichtwerden, komplexe und verdrahtungsintensive Logikfunktionen auf kleinstemRaum realisiert werden. Darüberhinaus kann die Gate-Array-Zelle mitdem erweiterten Poly-Gate-Anschluss relativ platzsparend hergestelltwerden.
    权利要求:
    Claims (11)
    [1] Konfigurierbare Gate-Array-Zelle mit – einerin einem Halbleitersubstrat ausgebildeten Dotierungszone eines erstenLeitungstyps und einer Dotierungszone eines zweiten Leitungstyps,welche entlang einer Vorzugsrichtung angeordnet sind, und – zumindesteinem Poly-Gate-Anschluss (PGA1; PGA2; PGA3), welcher sich in einerzu dem Halbleitersubstrat parallelen Ebene erstreckt, dadurchgekennzeichnet, dass – derPoly-Gate-Anschluss (PGA1; PGA2; PGA3) mehrere zusammenhängende Abschnitte (PGA1_ET,PGA1_ZT, PGA1_DT; PGA2_ET, PGA2_ZT, PGA2_DT) aufweist, wobei – ein ersterAbschnitt (PGA1_ET; PGA2_ET) sich entlang der Vorzugsrichtung über denDotierungszonen erstreckt, – ein zweiter Abschnitt (PGA1_ZT;PGA2_ZT) sich in Vorzugsrichtung und seitlich versetzt von den Dotierungszonenerstreckt, und – eindritter Abschnitt (PGA1_DT; PGA2_DT) derart ausgebildet ist, dasser den ersten (PGA1_ET; PGA2_ET) und den zweiten Abschnitt (PGA1_ZT; PGA2_ZT)miteinander verbindet.
    [2] Konfigurierbare Gate-Array-Zelle nach Anspruch 1,dadurch gekennzeichnet, dass sich der dritte Abschnitt (PGA1_DT;PGA2_DT) als Verbindungsstückim wesentlichen quer zur Vorzugsrichtung des ersten (PGA1_ET; PGA2_ET)und des zweiten Abschnitts (PGA1_ZT; PGA2_ZT), insbesondere senkrecht,erstreckt.
    [3] Konfigurierbare Gate-Array-Zelle nach Anspruch 1oder 2, dadurch gekennzeichnet dass der Poly-Gate-Anschluss (PGA1;PGA2) H-förmigausgebildet ist.
    [4] Konfigurierbare Gate-Array-Zelle nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass der dritte Abschnitt (PGA1_ZT; PGA2_ZT)zwischen den Dotierungszonen ausgebildet ist.
    [5] Konfigurierbare Gate-Array-Zelle nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass der erste Abschnitt (PGA1_ET; PGA2_ET)des Poly-Gate-Anschlusses(PGA1; PGA2) in Vorzugsrichtung länger als der zweite Abschnitt(PGA1_ZT; PGA2_ZT) ausgebildet ist.
    [6] Konfigurierbare Gate-Array-Zelle nach einem der vorhergehendenAnsprüche, dadurchgekennzeichnet, dass – eineMehrzahl von Verdrahtungsbahnen (VB1 bis VB8) im wesentlichen querzur Vorzugsrichtung des ersten (PGA1_ET; PGA2_ET) und des zweitenAbschnitts (PGA1_ZT; PGA2_ZT) des Poly-Gate-Anschlusses (PGA1; PGA2)ausgebildet sind, – dererste Abschnitt (PGA1_ET; PGA2_ET) des Poly-Gate-Anschlusses (PGA1; PGA2) derart ausgebildetist, dass er sich überalle Verdrahtungsbahnen (VB1 bis VB8; V1, V2) erstreckt, und – der zweiteAbschnitt (PGA1_ZT; PGA2_ZT) des Poly-Gate-Anschlusses (PGA1; PGA2) derart ausgebildetist, dass er sich übereine Anzahl der Verdrahtungsbahnen (VB1 bis VB8; V1, V2) erstreckt,die kleiner als die Gesamtzahl der Verdrahtungsbahnen ist.
    [7] Konfigurierbare Gate-Array-Zelle nach Anspruch 6,dadurch gekennzeichnet, dass die Verdrahtungsbahnen (VB1 bis VB8;V1, V2) in einer anderen Ebene des integrierten Schaltkreises alsdie Abschnitte des Poly-Gate-Anschlusses (PGA1; PGA2) ausgebildetsind.
    [8] Konfigurierbare Gate-Array-Zelle nach einem der vorhergehendenAnsprüche,dadurch gekennzeichnet, dass die Gate-Array-Zelle im Grundzustand alsFüllzellemit einer Stützkapazität (SK1 bisSK5) als Pufferkapazitätzur Stabilisierung von elektrischen Spannungen ausgebildet ist.
    [9] Konfigurierbare Gate-Array-Zelle nach Anspruch 8,dadurch gekennzeichnet, dass die Stützkapazität (SK1 bis SK5) derart ausgebildetist, dass eine erste Dotierungszone eines ersten Leitungstyps derGate-Array-Zellemit einem ersten Spannungspotenzial elektrisch kontaktiert ist,wobei ein Wannenbereich, welcher von einem zweiten Leitungstypsist und in den die erste Dotierungszone eingebettet ist, mit einemzweiten Spannungspotenzial kontaktiert ist.
    [10] Konfigurierbare Gate-Array-Zelle nach einem derAnsprüche8 oder 9, dadurch gekennzeichnet, dass die Stützkapazität (SK1 bis SK5) derart ausgebildetist, dass eine zweite Dotierungszone eines zweiten Leitungstypsder Gate-Array-Zelle mit einem zweiten Spannungspotenzial und dasSubstrat mit einem ersten Spannungspotenzial elektrisch verbundensind.
    [11] Konfigurierbare Gate-Array-Zelle nach einem derAnsprüche8 bis 10, dadurch gekennzeichnet, dass die Stützkapazität (SK1 bis SK5) derart ausgebildetist, dass zumindest eine der Dotierungszonen der Gate-Array-Zellemit einem ersten Spannungspotenzial, insbesondere Massepotenzial,und die Poly-Gate-Anschlüsse(PGA1; PGA2) der Gate-Array-Zellemit einem zweiten Spannungspotenzial, insbesondere Versorgungsspannungspotenzial, elektrischverbunden sind.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9213792B2|2015-12-15|Semiconductor chip including digital logic circuit including at least six transistors with some transistors forming cross-coupled transistor configuration and associated methods
    USRE48085E1|2020-07-07|Semiconductor integrated circuit
    US10242985B2|2019-03-26|Semiconductor device comprising a standard cell and a non-active transistor
    US9190479B1|2015-11-17|Transistor structure having an electrical contact structure with multiple metal interconnect levels staggering one another
    US7129562B1|2006-10-31|Dual-height cell with variable width power rail architecture
    US6340825B1|2002-01-22|Method of designing semiconductor integrated circuit device and semiconductor integrated circuit device
    US4161662A|1979-07-17|Standardized digital logic chip
    US9899381B2|2018-02-20|Semiconductor integrated circuit device having a standard cell which includes a fin
    KR20200045460A|2020-05-04|파워 혼 및 스마크 금속 절단부를 가진 표준-셀 레이아웃 구조물
    US6166560A|2000-12-26|Basic cell structure having a plurality of transistors for master slice type semiconductor integrated circuit device
    US6849903B2|2005-02-01|Basic cells configurable into different types of semiconductor integrated circuits
    JP5149617B2|2013-02-20|改良されたレイアウトのｓｒａｍメモリセル
    US8178905B2|2012-05-15|Layout structure of semiconductor device
    US5420447A|1995-05-30|Double buffer base gate array cell
    KR100477042B1|2005-03-18|반도체 집적 회로 및 스탠더드 셀 배치 설계 방법
    JP4200926B2|2008-12-24|Semiconductor integrated circuit
    US6900478B2|2005-05-31|Multi-threshold MIS integrated circuit device and circuit design method thereof
    KR100928673B1|2009-11-27|반도체기억장치 및 그 제조 방법
    US10692849B2|2020-06-23|Semiconductor device having a first cell row and a second cell row
    US6995436B2|2006-02-07|Nonvolatile semiconductor memory device
    JP5513530B2|2014-06-04|半導体装置
    US5384472A|1995-01-24|Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density
    US20120280287A1|2012-11-08|Integrated Circuit Layouts with Power Rails under Bottom Metal Layer
    US5977574A|1999-11-02|High density gate array cell architecture with sharing of well taps between cells
    US7469389B2|2008-12-23|Standard cell library, method of designing semiconductor integrated circuit, semiconductor integrated circuit pattern, and semiconductor integrated circuit
    同族专利:
    公开号 | 公开日
    DE102004007398B4|2007-10-18|
    US7183594B2|2007-02-27|
    US20050189569A1|2005-09-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-08| OP8| Request for examination as to paragraph 44 patent law|
    2005-09-08| ON| Later submitted papers|
    2008-04-17| 8364| No opposition during term of opposition|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410007398|DE102004007398B4|2004-02-16|2004-02-16|Konfigurierbare Gate-Array-Zelle mit erweiterter Gate-Elektrode|DE200410007398| DE102004007398B4|2004-02-16|2004-02-16|Konfigurierbare Gate-Array-Zelle mit erweiterter Gate-Elektrode|
    US11/058,911| US7183594B2|2004-02-16|2005-02-16|Configurable gate array cell with extended poly gate terminal|
    [返回顶部]